

⑧

JP 9-98152 A

Laid-open Date: April 8, 1997

[Claim 1] A clock-controlled electronic device, comprising: a clock for supplying a spread spectrum clock signal to the device, which has a reference frequency clock; a table in which a digital value is stored; a counter for addressing the table according to each different count of the counter; a voltage-controlled oscillator having a control input; and means for receiving the stored digital value addressed each time the count of the counter changes, and converting the received digital value to a control signal for the input to the voltage-controlled oscillator, wherein the spread spectrum signal is supplied to the device by using output from the voltage-controlled oscillator.

[Claim 3] The clock-controlled device according to claim 1, characterized by further comprising: a phase lock loop; a second counter for receiving a signal from the reference frequency clock, and supplying a control input to the phase lock loop; and means for combining a signal from the phase lock loop and the converted signal and supplying the combined signal to the voltage-controlled oscillator as the control signal.

[Claim 4] A clock-controlled electronic device, characterized by comprising: a clock for supplying a spread spectrum clock signal to the device and having a reference frequency clock; a table in which is stored a digital value; a first counter for addressing the table at different parts of the table determined by each different count of the first counter; a second counter for receiving the stored digital value addressed each time the count of the first counter changes; means for stepping the second counter in response to the clock signal from the reference frequency clock, after the second counter receives each of the digital values; a phase detector for generating an output expressing a phase difference between two inputs to the phase detector, in accordance with the phase difference between the two inputs; means for supplying a control signal to step the first count, and supplying one input to the phase detector, when the second counter reaches a predetermined value; and a voltage-controlled oscillator having an input for receiving the output from the phase detector, and an output connected to a second output of the phase detector for forming a phase lock loop, the spread spectrum clock signal being supplied to the device by using output from the phase lock loop.

[0013] First, Fig. 1 through Fig. 5 are referenced and


explanation is first given regarding an electronic device having a spread spectrum clock generation circuit, and basic operations thereof. As shown in Fig. 1, an electronic device, for example, a personal computer 10 illustrated in outline, can benefit from reduction in measurable EMI spectrum component emission by a spread spectrum clock generation device (SSCG) 14 in accordance with the present invention. A reference frequency generation device 15, for example, piezoelectric crystal driven at a resonance frequency by an appropriate driving device or oscillating circuit, can provide the reference frequency for the SSCG 14. The personal computer 10 in the diagram also includes a display 12 and a keyboard 13.

[0014] A person skilled in the art would easily understand that some electronic devices which have microprocessors or other digital circuits requiring a clock signal for synchronization, preferably have the SSCG 14. For example, a computer printer also preferably has the SSCG 14.

[0015] The SSCG 14 modulates the frequency of a normal clock signal, which contains a series of trapezoid-shaped or substantially rectangle-shaped electric clock pulses, to generate a spread spectrum output clock signal. This modulation reduces the spectrum amplitude of EMI components in each harmonic wave of the clock as compared to the spectrum of a similar clocking signal which has not been modulated. Fig. 2 is a schematic diagram illustrating this effect, in which a plot M is used to represent spectrum amplitude

versus frequency (NF) in the harmonic waves. As shown in the diagram, the spectrum in a similar harmonic wave of the standard clock signal can be given as an impulse function I. The spectrum of the SSCG output clock signal at a similar harmonic wave should ideally exhibit a trapezoidal shape such as shown by plot T.


〔図1〕



[FIG. 1]

- 11 MICROPROCESSOR
- 12 DISPLAY
- 13 KEYBOARD
- 14 SPREAD SPECTRUM CLOCK GENERATION DEVICE
- 15 REFERENCE FREQUENCY GENERATION DEVICE

[ 图 2 ]



[ FIG. 2 ]

M

I

T

AMPLITUDE

NF

FREQUENCY

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-098152

(43)Date of publication of application : 08.04.1997

(51)Int.Cl.

H04J 13/00  
H03L 7/08

(21)Application number : 08-122172

(71)Applicant : LEXMARK INTERNATL INC

(22)Date of filing : 19.04.1996

(72)Inventor : HARDIN KEITH B

**(30)Priority**


**Priority number : 95 425832      Priority date : 20.04.1995      Priority country : US**

**(54) SPREAD SPECTRUM CLOCK GENERATOR**

**(57)Abstract:**

**PROBLEM TO BE SOLVED:** To reduce the peak of a spectrum by modulating a clock pulse train based on a reference frequency clock with a setting frequency so as to obtain a spread spectrum clock thereby spreading the shape of an electromagnetic interference (EMI) component into a flat shape.

**SOLUTION:** A reference clock with a reference frequency is generated by a piezoelectric crystal (Y1) 22 and an oscillator circuit 24, the reference clock is divided by an integer M with a programmable counter 26 and a clock whose frequency is  $N/M$  is generated synchronously with the reference clock from a circuit equivalent to a PLL consisting of a phase detection section 30, a filter 32 and a VCO (1) 28 where an output of the VCO 28 is divided by an integer N. The clock is modulated by a frequency signal from a ROM 36 accessed via an up-down counter 40 in response to a set number by a programmable counter 42. Then a clock string whose EMI component spectrum is spread and whose peak is reduced in response to harmonics from a VCO (2) 44 is simply generated without the use of a shield.



## LEGAL STATUS

**[Date of request for examination]**

**15.04.2003**

**[Date of sending the examiner's decision of rejection]**

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

**[Date of final disposal for application]**

**[Patent number]**

**[Date of registration]**

**[Number of appeal against examiner's decision of rejection]**

**[Date of requesting appeal against examiner's decision of rejection]**

**[Date of extinction of right]**

8

8

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平 9 - 9 8 1 5 2

(43) 公開日 平成 9 年 (1997) 4 月 8 日

(51) Int. Cl. <sup>6</sup>	識別記号	庁内整理番号	F I	技術表示箇所
H04J 13/00			H04J 13/00	A
H03L 7/08			H03L 7/08	Z

審査請求 未請求 請求項の数 9 F D (全 10 頁)

(21) 出願番号 特願平 8 - 1 2 2 1 7 2

(22) 出願日 平成 8 年 (1996) 4 月 19 日

(31) 優先権主張番号 08 / 4 2 5 , 8 3 2

(32) 優先日 1995 年 4 月 20 日

(33) 優先権主張国 米国 (US)

(71) 出願人 591194034  
レックスマーク・インターナショナル・インコーポレーテッド  
LEXMARK INTERNATIONAL, INC  
アメリカ合衆国 40511 ケンタッキー、レキシントン、ノース・ウェスト、ニュー・サークル・ロード 740

(72) 発明者 キース・ブライアン・ハーディン  
アメリカ合衆国 40515 ケンタッキー、レキシントン、シャディ・オーク・プレイス 2404


(74) 代理人 弁理士 大橋 邦彦

(54) 【発明の名称】 拡散スペクトル・クロック生成装置

(57) 【要約】 (修正有)

【課題】 比較的高い周波数のクロック信号を生成し、同時に、比較的大きな帯域幅にわたって測定される EMI 成分のスペクトル振幅を減少させるクロック回路を提供する。

【解決手段】 クロック回路は、基準周波数信号を生成する発振器 15 と、発振器 15 と協働して、基本周波数と基本周波数の調波での低減された振幅 EMI スペクトル成分とを有する拡散スペクトル・クロック出力信号を生成する拡散スペクトル・クロック生成装置 14 とを含む。拡散スペクトル・クロック生成装置 14 は好ましくは、一連のクロック・パルスを生成するクロック・パルス生成装置と、クロック・パルス生成装置を周波数変調して、普通ならクロック・パルス生成装置によって生成される EMI スペクトル成分の振幅を広げて平坦化する拡散スペクトル変調器とを含む。拡散スペクトル変調器は、特定の周波数偏差プロファイル対プロファイルの周期によってクロック・パルスを周波数変調する。



## 【特許請求の範囲】

【請求項 1】 クロック制御式電子装置であって、拡散スペクトル・クロック信号を前記装置に提供し、かつ基準周波数クロックを備えるクロックと、デジタル値が記憶されるテーブルと、カウンタ自体のそれぞれの異なるカウントで前記テーブルにアドレスするカウンタと、制御入力を有する電圧制御式発振器と、前記カウンタのカウントの各変化ごとにアドレスされる前記記憶されているデジタル値を受信し、前記受信したデジタル値を前記電圧制御式発振器の前記入力への制御信号に変換する手段とを備え、前記電圧制御式発振器の出力が、前記拡散スペクトル信号を前記装置に提供するクロック制御式電子装置。

【請求項 2】 リセット信号を受信して前記拡散スペクトル・クロック信号を前記リセット信号に同期させるために前記カウンタへのリセット入力も備えることを特徴とする請求項 1 に記載のクロック制御式装置。

【請求項 3】 フェーズ・ロック・ループと、前記基準周波数クロックから信号を受信し、前記フェーズ・ロック・ループに制御入力を提供する第 2 のカウンタと、前記フェーズ・ロック・ループからの信号と前記変換済み信号とを組み合わせ、前記組合せ信号を前記制御信号として前記電圧制御式発振器に提供する手段も備えることを特徴とする請求項 1 に記載のクロック制御式装置。

【請求項 4】 クロック制御式電子装置であって、拡散スペクトル・クロック信号を前記装置に提供し、かつ基準周波数クロックを備えるクロックと、デジタル値が記憶されるテーブルと、前記第 1 のカウンタのそれぞれの異なるカウントによって決定される前記テーブルのそれぞれの異なる部分にアドレスする第 1 のカウンタと、前記第 1 のカウンタのカウントの各変化ごとにアドレスされる前記記憶されているデジタル値を受信する第 2 のカウンタと、前記基準周波数クロックのクロック信号にตอบสนองして、前記第 2 のカウンタが前記各デジタル値を受信した後に前記第 2 のカウンタをステップする手段と、2 つの入力の位相差にตอบสนองして、前記位相検出器の前記 2 つの入力の位相差を表す出力を生成する位相検出器と、前記第 2 のカウンタが所定の値に達したことにตอบสนองして、前記第 1 のカウントをステップする制御信号を提供し、前記位相検出器に 1 つの入力を提供する手段と、前記位相検出器の前記出力を受信する入力とフェーズ・ロック・ループを形成するために前記位相検出器の第 2 の入力に接続された出力とを有する電圧制御式発振器とを備え、前記フェーズ・ロック・ループの出力が、前記拡散スペクトル・クロック信号を前記装置に提供することを特徴とするクロック制御式電子装置。

【請求項 5】 リセット信号を受信して前記スペクトル・クロック信号を前記リセット信号に同期させるために前記第 1 のカウンタおよび前記第 2 のカウンタへのリセット入力も備えることを特徴とする請求項 4 に記載のク

ロック制御式装置。

【請求項 6】 前記第 2 のカウンタが、前記基準周波数クロック信号を受信し、前記位相検出器の前記 1 つの入力が、前記第 2 のカウンタが所定の値に達したことによって提供されるように接続されることを特徴とする請求項 5 に記載のクロック制御式装置。

【請求項 7】 前記第 2 のカウンタが、前記電圧制御式発振器の前記出力と前記位相検出器の前記第 2 の入力との間に接続され、前記基準周波数クロック信号が、前記位相検出器の前記 1 つの入力を提供するように接続されることを特徴とする請求項 5 に記載のクロック制御式装置。

【請求項 8】 前記第 2 のカウンタが前記基準周波数クロック信号を受信し、前記位相検出器の前記 1 つの入力が、前記第 2 のカウンタが所定の値に達したことによって提供されるように接続されることを特徴とする請求項 4 に記載のクロック制御式装置。

【請求項 9】 前記第 2 のカウンタが、前記電圧制御式発振器の前記出力と前記位相検出器の前記第 2 の入力との間に接続され、前記基準周波数クロック信号が、前記位相検出器の前記 1 つの入力を提供するように接続されることを特徴とする請求項 4 に記載のクロック制御式装置。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、デジタル回路の分野に関し、詳細には、低減された測定可能な電磁妨害 (EMI) 放出を有するクロック回路に関する。尚、本出願は、1993 年 1 月 29 日に本出願人に譲渡された米国特許出願第 08/160,077 号の一部継続出願に基づく。米国特許出願第 08/160,077 号は、引用によって本明細書に完全に編入されている。

【0002】

【従来の技術】多数の電子装置は、マイクロプロセッサ、あるいは、同期のために 1 つまたは複数のクロック信号を必要とするその他のデジタル回路を使用する。クロック信号によってたとえば、マイクロプロセッサ中の事象の厳密なタイミングが可能になる。通常のマイクロプロセッサは、結晶によって駆動される発振器などの自走発振器、LC 調整回路、外部クロック源によって監視し、あるいは同期させることができる。パーソナル・コンピュータでは 40 MHz 以上のクロッキング速度が一般的である。クロック信号のパラメータは通常、マイクロプロセッサ用に指定され、最小許容クロック周波数および最大許容クロック周波数、高電圧準位および低電圧準位に関する公差、波形エッジ上の最大立上り時間および最大立下り時間、波形が方形波でない場合のパルス幅公差、2 クロック位相信号が必要な場合のクロック位相間のタイミング関係を含むことができる ("Electron

ics Engineer's Handbook", Fink et al., 8 ページないし 111 ページ, 1989 年)。

【0003】残念なことに、立上り高速回路を使用するマイクロプロセッサ・ベースの装置は特に、電磁妨害 (EMI) の生成および放射の影響を受けやすい。EMI 放出のスペクトル成分は通常、クロック回路の基本周波数の調波でのピーク振幅を有する。したがって、米国の FCC など多数の規制機関は、そのような製品に関する試験手順および最大許容放出量を規定している。たとえば、Commission Electrotechnique International (Comite International Special Des Perturbations Radioelectriques (C.I.S.P.R.)) は、規制を遵守しているかどうかを判定する測定装置および技法を確立する指針を有する。具体的には、クロック回路に関連する周波数帯域では、測定される 6 dB 帯域幅は比較的大い 120 KHz である。

【0004】EMI 放出に関する政府のそのような制限を遵守するには、コストのかかる抑制措置または広範囲のシールディングが必要である。EMI を低減させる他の手法には、プリント回路ボード上の信号トレースを慎重にルーティングしてループおよびその他の潜在的な放射構造を最小限に抑えることが含まれる。残念なことに、そのような手法では多くの場合、内部接地平面を有するより高価な多層回路ボードが与えられる。また、EMI 放出を低減させるにはより多くの工学的な作業を行わなければならない。EMI 放出によってもたらされる問題は、プロセッサ速度およびクロック速度が高いほど大きくなる。

【0005】ある種の応用例では、あるクロックの周期を他のクロックの周期に厳密に同期させる必要がある。したがって、クロック信号の変調を厳密に制御することが重要になることがある。本発明では、デジタル拡散スペクトル変調回路を使用することが好ましい。このような回路は、回路を制御するカウンタをリセットすることによって同期させている。電圧制御式発振器を使用するがデジタル制御は使用しない拡散スペクトル・クロック実施態様が米国特許第 4, 507, 796 号で開示されている。拡散スペクトル・クロック制御用のものではないある程度類似のデジタル制御回路が、米国特許第 3, 764, 933 号、米国特許第 3, 962, 653 号、米国特許第 4, 943, 786 号、米国特許第 5, 028, 887 号で開示されている。ある程度類似のデジタル FM 通信回路が、米国特許第 5, 272, 454 号、米国特許第 5, 301, 367 号、米国特許第 5, 329, 253 号で開示されている。

【0006】前述の特許出願の 19 ページ 21 行の始めに記載されているが、図面には図示されていないデジタル実施態様は現在、本出願の出願日に対する従来技術である。この実施態様は、加算器に適用され累算されるデジタル的に記憶されるデータを有する。アキュムレ

ータの出力は、フェーズ・ロック・ループの位相検出器への一方の入力であり、他方の入力、フェーズ・ロック・ループの電圧制御発振器の出力の分割フィードバックである。この発振器の出力は分割され、拡散スペクトル・クロック信号として使用される。本発明の開示した実施例は、加算器もアキュムレータも使用しない。

【0007】

【発明が解決しようとする課題】 前述の背景に鑑み、したがって、本発明の目的は、マイクロプロセッサまたはその他のデジタル回路を比較的高い周波数で駆動することなどのためにクロック信号を生成し、同時に、比較的大きな帯域幅にわたって測定される EMI 成分のスペクトル振幅を減少させるクロック回路および関連する方法を提供することである。

【0008】

【課題を解決するための手段】 本発明のこのおよびその他の目的、特徴、利点は、基準周波数信号を生成する発振器と、基本周波数または中心周波数と基本周波数の調波での低減された振幅 EMI スペクトル成分とを有する拡散スペクトル・クロック出力信号を生成する拡散スペクトル・クロック生成手段とを含むクロック回路によって提供される。具体的には、拡散スペクトル・クロック生成手段は好ましくは、一連のクロック・パルスを生成するクロック・パルス生成手段と、クロック・パルス生成手段を変調して、普通ならクロック・パルス生成手段によって生成される EMI スペクトル成分の振幅を広げて平坦化する拡散スペクトル変調手段とを含む。そのような変調の開始点は、同期を迅速化するように厳密に制御することができる。

【0009】クロック・パルス生成手段を変調しない場合、通常、ほぼ長方形または台形の電気パルスが生成され、それによって、基本周波数の調波において対応するインパルス状 EMI スペクトル成分が生成される。拡散スペクトル変調手段は、普通なら生成される EMI スペクトル成分のピーク振幅を低減させる。したがって、本発明の拡散スペクトル・クロック生成回路を含む電子装置では、高価なシールディングまたは EMI 抑制技法を低減し、あるいはなくすることができる。当業者には容易に理解されるように、拡散スペクトル・クロック生成回路は、いくつかの電子装置、特に、パーソナル・コンピュータなどのマイクロプロセッサやマイクロコントローラを含む電子装置に広く適用することができる。

【0010】拡散スペクトル変調手段は好ましくは、クロック・パルス生成手段を周波数変調する周波数変調手段を含む。周波数変調手段は好ましくは、所定の周期と、所定の周期の関数としての所定の周波数偏差プロファイルとを有する周期波形によってクロック・パルス生成手段、周波数変調するプロファイル変調手段を含む。そのような変調周期波形に関するいくつかの好ましい範囲または有効範囲については後で説明する。一般に、好

ましい波形は単純正弦波よりも複雑であり、そのため、E M I 成分の形状を広げて平坦化することによって E M I 成分のスペクトル・ピークが低減される。

【 0 0 1 1 】 クロック・パルス生成手段は好ましくは、従来型のクロック生成回路で一般に使用されているフェーズ・ロック・ループを含む。周波数変調手段は、周波数偏差用の所定のプロファイルを生成することができるプログラム可能な変調生成装置によって実施することができる。周波数変調手段は、周期が約 5 0 0 マイクロ秒よりも短い周期波形によってクロック・パルス生成手段

を変調することができる。すなわち、変調の周波数は望ましくは約 2 K H z よりも大きい。

【 0 0 1 2 】

【 発明の実施の形態 】 次に、本発明を下記に、本発明の好ましい実施例が示された添付の図面に関してさらに詳しく説明する。しかし、本発明は、多数の異なる態様で実施することができ、本明細書に記載した実施例を制限するものとみなすものではない。出願人はむしろ、この開示が完全なものになり、当業者に本発明の範囲を完全に伝えるようにこれらの実施例を提供する。同じ番号は全体を通して同じ要素を表す。

【 0 0 1 3 】 まず図 1 ないし 5 を参照してまず、拡散スペクトル・クロック生成回路を備える電子装置とその基本動作について説明する。図 1 に示したように、電子装置、たとえば概略的に示したパーソナル・コンピュータ 1 0 は、本発明による拡散スペクトル・クロック生成装置 1 4 ( S S C G ) によって提供される低減された測定可能な E M I スペクトル成分放出を有することによって利益を得ることができる。基準周波数生成装置 1 5、たとえば適当な駆動装置または発振器回路によって共振周波数で駆動される圧電結晶は、S S C G 1 4 用の基準周波数を提供する。図のパーソナル・コンピュータ 1 0 は、ディスプレイ 1 2 とキーボード 1 3 も含む。

【 0 0 1 4 】 当業者には容易に理解されるように、マイクロプロセッサ、または同期用のクロック信号を必要とする他のデジタル回路を備えるいくつかの電子装置は望ましくは、S S C G 1 4 を備える。たとえば、コンピュータ・プリンタも望ましくは S S C G 1 4 を含む。

【 0 0 1 5 】 S S C G 1 4 は、一連の台形またはほぼ長方形の電気クロック・パルスを含む通常のクロック信号を周波数変調することによって拡散スペクトル出力クロック信号を生成する。この変調によって、変調を行わない同じクロッキング信号のスペクトルと比べて、クロックの各調波での E M I 成分のスペクトル振幅が低減される。図 2 は、調波でのスペクトル振幅対周波数 ( N F ) がプロット M で示された、この効果の概略図である。やはり図のように、標準クロック信号の同じ調波でのスペクトルは、インパルス関数 1 として与えられる。同じ調波での S S C G 出力クロック信号のスペクトルは理想的には、プロット T で示したように台形となる。

【 0 0 1 6 】 一般に、調波での拡散スペクトル出力クロック信号のスペクトル「幅」は標準非変調クロック信号の幅よりも大きい、調波の最大振幅はより小さい。実際の実施態様では、拡散スペクトル変調調波の振幅は一樣ではないが、プロット M で示したように中心周波数付近および縁部である種のピークを示す。

【 0 0 1 7 】 すべての周波数に関する信号の振幅を最小限に抑えるには、標準クロック信号の変調を固有に指定しなければならない。したがって、S S C G 1 4 は、所定の周期と所定の周期の関数としての所定の周波数偏差プロファイルとを有する周期波形によってクロック・パルス生成手段を周波数変調するプロファイル変調手段を含む。本明細書で説明する変調プロファイルは、比較的最適化された平坦なスペクトル振幅を各調波で生成する。一般に、好ましいプロファイルは単純正弦波よりも複雑であり、そのため、E M I 成分の測定可能なスペクトル・ピークが低減される。言い換えると、本発明は、狭帯域調波を、F C C およびその他の全世界の規制機関のために測定放出量を著しく低減させる広帯域信号に変換する。このような放出量低減によって、E M I 放出を抑制または遮蔽する従来型の手段のコストと比べて、1 製品当たり約 2 0 ドル以上の対応するコスト削減が可能になる。

【 0 0 1 8 】 図 3 は、S S C G 1 4 内で使用できる周波数偏差対時間の通常のプロファイルを示す。図の最大偏差は 1 0 0 K H z である。この最大周波数偏差は望ましくは直列リンクを介してプログラムすることができ、最大偏差の上限は好ましくは、通常の現行の応用例では約 2 5 0 K H z である。しかし、最大偏差は、当業者によって容易に理解されるように、応用例に応じて 2 5 0 K H z よりもずっと大きくなる。やはり当業者によって容易に理解されるように、最大偏差を零にプログラムすることによって標準非変調クロック信号を得ることができる。

【 0 0 1 9 】 図 3 に示したプロファイルを変調する信号の周波数は 3 0 K H z である。周波数が約 2 K H z よりも高くなり、すなわち、変調波形またはプロファイルの周期が約 5 0 0 マイクロ秒よりも短くなる、顕著なピーク振幅低減を行うこともできる。この周波数はまた、望ましくは、応用例に応じて、直列リンクを介してプログラムすることも、あるいは固定することもできる。図の変調プロファイルは、標準的な三角形波とその c u b i c との線形組合せである。このプロファイルの値は、本願の関連出願であって、本出願が一部継続出願となる親出願 ( 米国特許出願第 0 8 / 1 6 0 , 0 7 7 号 ) の表 1 に与えられている。

【 0 0 2 0 】 次に、さらに具体的に図 4 を参照すると、いくつかの好ましい周波数偏差プロファイル範囲が示されている。具体的には、これらのプロファイルは、周波数偏差の割合対周期波形の周期の割合 ( % 周期 ) として

表されている。エンベロープの最外範囲は、第 2 象限 I 1、すなわち 0 % ないし 2 5 % の周期中の点線 F 1、F 2 によって示されている。後述のように、簡単な対称によって図中の他の象限中の境界が定義される。したがって、当業者は所望の応用例用の範囲を容易に実施しスケ

$$100\% \left[ -1 + \sqrt{-\left(\frac{\%周期}{25}\right)^2 + 4\left(\frac{\%周期}{25}\right) + 9.73} \right]$$

【 0 0 2 2 】 下限 F 2 は次式によって定義される。

【 数 2 】

$$50\% \left[ \frac{\%周期}{25} \right]^2$$

【 0 0 2 3 】 当業者には容易に理解されるように、他の象限に関する境界は、F 1 および F 2 によって下記のように定義される。

第 1 象限 I ( - 2 5 % ないし 0 % の周期 )

下限 = - F 1 ( - % 周期 )

上限 = - F 2 ( - % 周期 )

第 3 象限 I I I ( 2 5 % ないし 5 0 % の周期 )

下限 = F 2 ( 5 0 - % 周期 )

上限 = F 1 ( 5 0 - % 周期 )

第 4 象限 I V ( 5 0 % ないし 7 5 % の周期 )

下限 = - F 1 ( % 周期 - 5 0 )

上限 = - F 2 ( % 周期 - 5 0 )

【 0 0 2 4 】 より好ましいプロファイル範囲は、図 4 に示した点線によって示される。第 2 象限では、このプロファイルは上限 F 3 および下限 F 4 によって定義される。上限 F 3 は、次式によって第 2 象限内に定義される。

【 数 3 】

$$100\% \left[ \frac{\%周期}{25} \right]$$

【 0 0 2 5 】 下限は、次式によって第 2 象限 I I 内に定義される。

【 数 4 】

$$100\% \left[ \frac{\%周期}{25} \right]^2$$

【 0 0 2 6 】 したがって、他の境界は下記の関係によって与えられる。

第 1 象限 I ( - 2 5 % ないし 0 % の周期 )

下限 = - F 3 ( - % 周期 )

上限 = - F 4 ( - % 周期 )

第 3 象限 I I I ( 2 5 % ないし 5 0 % の周期 )

下限 = F 4 ( 5 0 - % 周期 )

上限 = F 3 ( 5 0 - % 周期 )

第 4 象限 I V ( 5 0 % ないし 7 5 % の周期 )

下限 = - F 3 ( % 周期 - 5 0 )

表 A 電気特性

ーリングすることができる。

【 0 0 2 1 】 これらの点線は、第 2 象限 I I に関する所定の上限および下限によって数学的に定義することができる。上限 F 1 は次式によって定義される。

【 数 1 】

上限 = - F 4 ( % 周期 - 5 0 )

10 【 0 0 2 7 】 図 3 にも示したように、図 4 の実線 P 1 は、三角形波形とその cubic との線形組合せを示す。さらに具体的には、このプロファイルは、次式に等しい F 5 によって第 2 象限 I I 内に定義される。

100% [ 0.45 ( % 周期 / 25 ) 3 + 0.55 ( % 周期 / 25 ) ]

【 0 0 2 8 】 したがって、他の象限中の実線は下記のように定義される。

第 1 象限 I ( - 2 5 % ないし 0 % の周期 )

- F 5 ( - % 周期 )

20 第 3 象限 I I I ( 2 5 % ないし 5 0 % の周期 )

F 5 ( 5 0 - % 周期 )

第 4 象限 I V ( 5 0 % ないし 7 5 % の周期 )

- F 5 ( % 周期 - 5 0 )

【 0 0 2 9 】 図 5 は、当業者には容易に理解されるように F 1 および F 2 によって定義された最外プロファイル内に適合するようにスケーリングできる周波数偏差変調に関するプロファイルの他の実施例を示す。

【 0 0 3 0 】 次に、図 6 を参照して、SSCG 1 4 に関する回路実施例について説明する。このブロック図は、いくつかのフェーズ・ロック・ループ ( PLL ) 周波数シンセサイザ・チップに類似している。ただし、いくつかの実施例ではプログラム可能な変調生成装置を含み、他の実施例ではアナログ変調生成装置を含む変調セクションが追加される。変調は電圧制御式発振器 ( VCO ) または発振器タンク回路へ送られ、所望の変調インデックスが与えられる。

【 0 0 3 1 】 SSCG 1 4 は望ましくは、中心周波数、最大周波数偏差、変調周波数を変更できるように 1 2 C 直列バスまたは選択線を介してプログラムすることができる。単一の + 5 V 電源、最小限の外部回路、結晶によって、制御された立上り時間および立下り時間を有する TTL・CMOS 互換出力が生成される。また、すべての入力は標準 TTL との互換性を有する。

【 0 0 3 2 】 下記に与えた電気特性 ( 表 A ) および切替特性 ( 表 B ) も望ましくは、従来型デジタル回路またはマイクロプロセッサのクロック入力要件を満たすように SSCG 1 4 の実施例によって満たされる。

【 0 0 3 3 】

特性	記号	最小	通常	最大	単位
負荷容量	CL	-	3 0	5 0	p F
静止供給電流	ICC	-	-	4 5	m A

## 【 0 0 3 4 】

表 B 切替特性

特性	記号	最小	通常	最大	単位
出力立上り時間 (0.8~2.0V)	t TLH, t HL	1	2	3	n s
立下り時間 (2.0~0.8V)					
最大周波数偏差*	$\Delta F_{max}$	0	1 0 0	2 5 0	K H z
変調周波数*	F mod	1 5	3 0	5 0	K H z

\*直列リンクを介してプログラム可能である。

【 0 0 3 5 】次に、図 6 を参照すると分かるように、Y 1 2 2 は、安定なクロック・パルス列または非変調クロック信号を生成するために発振器回路 2 4 と共に使用される圧電結晶である。第 1 のプログラム可能なカウンタ 2 6 は、非変調クロック信号を整数 (M) で除する。電圧制御式発振器 2 8 (VCO) は、フィルタ 3 2 を介して位相検出器 3 0 から得られる入力電圧に比例する出カクロック信号を生成する。

【 0 0 3 6 】第 2 のプログラム可能なカウンタ 3 4 は、VCO 2 8 からの信号を整数 (N) で除する。カウンタ 2 6 および 3 4 は、位相検出器 3 0 への 2 つの入力である。位相検出器 3 0 およびフィルタ 3 2 はそれぞれ、第 1 のプログラム可能なカウンタ 2 6 と第 2 のプログラム可能なカウンタ 3 4 との間の位相誤差に比例するアナログ信号を生成する。したがって、位相検出器 3 0 およびフィルタ 3 2 の出力はそれぞれ、図 6 の実施例と同様に、発振器 2 4 の周波数の N/M 倍を表す (N および M は定数である)。VCO 2 8 は、標準フェーズ・ロック・ループ回路の場合と同様に動作する。

【 0 0 3 7 】拡散スペクトル変調は、この実施例では、ディジタル・アナログ変換器 (DAC) 3 8 へ送られる変調変動値が記憶される ROM 3 6 によって導入される。アップ/ダウン・カウンタ 4 0 は ROM 3 6 の値にインデックス付けするために使用され、これに対して、第 3 のプログラム可能なカウンタ 4 2 は変調周波数を設定する。

【 0 0 3 8 】第 2 の電圧制御式発振器 4 4 は、フィルタ 3 2 からの一定の出力と DAC 3 8 からの入力を加えた入力を受け取る。これは、DAC 3 8 からの入力の变化に応じて、VCO 4 4 の周波数を変える。VCO 4 4 は、バッファ 4 6 を介して拡散スペクトル・クロック出力として接続される。

【 0 0 3 9 】アップ/ダウン・カウンタ 4 0 を設定することによって変調を既知の状態にすることができることは明白である。したがって、カウンタ 4 0 をリセットすることによって、VCO 4 4 への入力はサイクルの開始用の入力を表し、VCO 4 4 は迅速に、対応する周波数を提供するように調整される。

【 0 0 4 0 】同期に適した第 2 の実施態様の回路を図 7

に示す。要素 5 0 は、基準周波数クロックであり、図 6 の実施例中の要素 2 2 および 2 4 の組合せと同じでよい。クロック 5 0 は、カウンタダウン・カウンタ 5 2 へのクロック入力として働く。カウンタ 5 2 への線 5 4 上の第 2 の入力はリセット入力である。

【 0 0 4 1 】カウンタ 5 2 は、ROM テーブル・メモリ 5 6 から数データを受け取る。このデータは、カウンタ 5 2 が零に達し出力線 5 8 上で信号を生成するまで、クロック 5 0 からの各クロック信号と共に 1 度だけカウント・ダウンされる。線 5 8 上のこの信号は、アップ/ダウン・カウンタ 6 0 および位相検出器 6 2 への入力信号である。

【 0 0 4 2 】カウンタ 6 0 の各カウント変化によって異なる出力が生成され、それによって、ROM テーブル 3 のアドレスが変更され、したがって、そのアドレスでのカウント・データがカウンタ 5 2 に適用され、カウンタ 5 2 によって再び零へのカウントが開始される。これとは別に、カウンタ 6 0 は、線 5 4 上の信号によってリセットされたときに、他の拡散スペクトル・クロック回路のリセット信号として適切な線 6 4 上の信号を生成する。この信号は、図 7 の信号と同じでよい。

【 0 0 4 3 】位相検出器 6 2 および図 7 の残りの要素は標準フェーズ・ロック・ループである。位相検出器 6 2 の第 2 の入力は、線 6 8 上の電圧制御式発振器 6 6 の出力をカウンタ 7 0 による整数で除した値である。位相検出器 6 2 は、線 5 8 上の信号の立上りとカウンタ 7 0 からの信号の立上りとの間の時間に比例する信号を生成する。この出力は、従来どおりフィルタ 7 2 によって平滑化される。

【 0 0 4 4 】この動作を要約する。基準クロック 5 0 は、ROM テーブル 5 6 によってロードされたカウンタ 5 2 をステップダウンする。したがって、テーブル 5 6 からの数は、カウンタ 5 2 が零に達して線 5 8 上で信号を発行するまでの遅延を定義する。この信号は、位相検出器 6 2 への一方の入力であり、これに対して、フェーズ・ロック・ループの出力 6 8 から分割されたフィードバックが他方の入力である。

【 0 0 4 5 】線 5 8 上のカウンタ 5 2 からの信号は、カウンタ 6 0 をステップアップ/ダウンする。カウンタ 6

0 次の状況は、ROMテーブル56中の次の位置を選択し、それによって異なる数をカウンタ52に入力する出力を定義する。それに続くクロック・パルスがカウンタ52中の新しいカウントを零に減分すると、線58上で次の信号が発行され、前述の動作が繰り返される。

【0046】周波数の所望の変化が急速なものではなく、フィルタ72がそのような変化の周波数に対応する変化を容易に通過させると仮定すると、ROMテーブル56の内容は、所望の変化に直接対応することができる。内容の非常に簡単な例を挙げると、17から始まり、次に14に変化し、次に10に変化し、次に6に変化し、次に3に変化し、最後に0に変化する。これらは、カウンタ60が0（17にアドレスする）から5（0にアドレスする）まで増加する際にアドレスされる。その後、カウンタ60は、次のカウントで減分し、その結果、次のカウントは4（3にアドレスする）になる。

【0047】ROMテーブル56の内容に対するフェーズ・ロック・ループ62とフェーズ・ロック・ループ72とフェーズ・ロック・ループ66とフェーズ・ロック・ループ70との間の相互作用は、様々な方法で最適化することができる。線58上の入力の周波数が、フィルタ72が通過させる周波数帯域に対して比較的高い場合、出力が個々の変化に厳密に従うことはない。その場合、フィルタ72を介して所望の出力を得るためにROMテーブル56中の数内容はある程度異なるものであってよい。ただし、ROMテーブル56中の数の変化は引き続き、所望の拡散スペクトル・パターンに対応する。そのような場合、ROMテーブル56中の特定の数として、経験的に経験的に最適な値が決定される。

【0048】同期

ある種の応用例では、ある種の機能がその変動パターンに同期するかぎり、クロック・タイミングを変化させることができる。レーザ・プリンタでは、レーザ光線はクロック時間にパルスされ、あるいはパルスされない時にフォトコンダクタを横切って掃引される。そのようなクロック時間は、各掃引が拡散スペクトル中の同じ点に同期する場合、印刷を著しく劣化させずに拡散スペクトルに存在することができる。電子ビーム掃引または類似の掃引によって生成されるビデオ・ディスプレイの場合も類似の問題が存在する。

【0049】線54上のリセット入力はそのような同期をもたらす。start-of-sweep信号は従来、レーザ・プリントヘッドから得ることができる（従来、HSyncと呼ばれている）。このHSync信号は54に適用される。この信号は、カウンタ60およびカウンタ52を零にリセットする。これによってただちに、線58上のパルスの周波数が、カウンタ60によって定義された周波数、すなわち零になり、次いで、前述のようにステップする。位相検出器62は、検出器62

自体への他方の入力異なる位相を表す場合、VCO66の周波数を変化させ始める。カウンタ60をリセットすると、線64上で信号が生成され、この信号は、2つの拡散スペクトル・クロック回路どうしが同期し、かつこれらのクロック回路が線54上の入力にも同期するように第2の拡散スペクトル・クロック回路をリセットすることができる。

【0050】図8は、カウンタ70をなくした代替実施例である。他の要素は、図7中の対応する要素と同様に番号付けされている。他の違いは、ROMテーブル56の内容にある。基準クロックは、位相検出器62への2つの入力のうちの一方なので、ROMテーブル56の内容はそれに応じて調整しなければならない。実際には、ROMテーブル56の正確な内容は、経験的に最適な内容に決定される。

【0051】当業者には容易に理解されるように、本明細書で説明する、物理パッケージ中の回路の実施態様では、いくつかのそのような拡散スペクトル・クロック生成回路（SSCG）が同じDIP内に存在することができる。必要に応じて、標準フェーズ・ロック・ループ周波数シンセサイザを同じDIP内に配置して、標準クロック信号を提供することもできる。SSCGの内部にマイクロプロセッサあるいは他のデジタル回路またはアナログ回路を含めることができる。

【0052】当業者には、前記の説明に提示した教示および関連する図面の利益を有する本発明の多数の修正および他の実施例が構想されよう。したがって、本発明が、開示した特定の例に限るものではなく、修正および実施例が、添付の特許請求の範囲内に含まれるものであることを理解されたい。

【図面の簡単な説明】

【図1】本発明による拡散スペクトル・クロック生成回路を含むパーソナル・コンピュータの概略ブロック図である。

【図2】本発明による拡散スペクトル・クロック生成回路によって生成されるクロック基本周波数の調波のピーク・スペクトル振幅の低減を示すグラフである。

【図3】本発明による、拡散スペクトル変調クロック信号を生成する所望の変調プロファイルの実施例を示すグラフである。

【図4】本発明による、拡散スペクトル変調クロック出力信号を生成するいくつかの変調プロファイル範囲を示すグラフである。

【図5】本発明による、拡散スペクトル変調クロック出力信号を生成する所望の変調プロファイルの他の実施例を示すグラフである。

【図6】本発明による、厳密に制御された拡散スペクトル変調クロック出力信号を生成する回路実施例を示す概略ブロック図である。

【図7】本発明による、厳密に制御された拡散スペクトル

10

20

30

40

50

13

ル変調クロック出力信号を生成する他の回路実施例を示す概略ブロック図である。

【図 8】 1つのカウンタをなくした図 7 の回路の変形例を示す図である。


【符号の説明】

- 10 パーソナル・コンピュータ
- 11 マイクロプロセッサ
- 12 ディスプレイ
- 13 キーボード


14

- 14 拡散スペクトル・クロック生成装置
- 15 基準周波数生成装置
- 30 位相検出器
- 32 フィルタ
- 38 デジタル・アナログ変換器
- 40 アップ/ダウン・カウンタ
- 42 プログラム可能なカウンタ
- 46 バッファ


【図 1】




【図 7】




【図 2】




【図 3】




【図 8】



【図 4】



【図 5】



【図 6】

